![topBn_tpass_250516[2].png](https://s3.unistudy.co.kr/file/banner/7f830f76946e46917abd1b00d7efe5e51747354623784.png)
| 제목 | 답변완료 7장 예제 7.1 (교수님 강의자료) | ||
|---|---|---|---|
| 질문유형 | 강좌내용 | 교수님 | 양진목 |
| 과목 | 회로이론 | 강좌명 | |
| 작성자 | 공*현 (g*******6) | 등록일 | 2023-05-07 23:16 |
|
교수님 7장 예제 7.1에서 t>0 보다클때 전류계 부분에 회로는 왜 무시해도 되는 건가요? 도선이 한개 있으면 무시가 왜 가능한가요? 좋은하루되세요~ 교수님!! 사랑합니다. 답변 완료된 질문과 답변은 수정 및 삭제가 불가합니다. |
|||
- 댓글
- 0
양*목
교수님
안녕하세요. 양진목입니다.
비슷한 질문을 많이 받아서 준비해 놓은 설명사진을 첨부합니다. 예제7.1 문제는 아니지만 비슷한 구조이므로 참고하시기 바랍니다.
답변이 되었는지 모르겠습니다.
그럼 안녕히계세요.
- 2023-05-09
- 2024-12-12 수정
